مدارهای synchronized ترتیبی و همگام (سَنکرون) مدارات منطقی (مهندسی برق _ الکترونیک)

مدارهای  همگام  و ترتیبی synchronized (سَنکرون) مدارات دیجیتال منطقی (مهندسی برق _ الکترونیک)

پژوهشگر و نویسنده: دکتر (  افشین رشید )

^{نکته : منطق دیجیتال اهمیت زیادی در برنامه‌نویسی دارد. آشنایی با منطق دیجیتال اتخاذ تصمیم‌های پیچیده در برنامه‌نویسی را ممکن می‌کند. برنامه‌نویسی نکات ریزی دارد که فهم آنها بسیار مهم است.}

^{در واقع بیش تر تجهیزات دیجیتالی از مدارهای سنکرون استفاده می‌کنند اگر چه مدارهای آسنکرون پتانسیل سریع تر بودن را دارند و ممکن است دارای مزایای مصرف انرژی کم‌تر،  تداخل الکترومغناطیسی کم‌تر و ماژولار بهتر در سیستم‌های بزرگ باشند. مدارهای آسنکرون یک حوزهٔ فعال تحقیق در طراحی مدار های منطقی هستند.}

_{بدون استفاده از منطق ترتیبی، پردازش‌های کامپیوتری امکان‌پذیر نخواهد بود. منطق ترتیبی استفاده از حافظه را در سیستم‌ها ممکن می‌کند. همانگونه که قبلاً اشاره شد، خروجی مدارات ترتیبی پس از یک تأخیر مشخص تولید می‌شود. مقدار این تأخیر به عوامل بسیار زیادی از جمله فرآیند ساخت قطعات مورد استفاده، دمای سیلیکون و پیچیدگی مدار بستگی دارد. اگر خروجی نهایی یک مدار به نتایج دو مدار ترکیبی دیگر وابسته باشد و این نتایج در زمان‌های متفاوتی آماده شوند (که در واقعیت همین موضوع اتفاق می‌افتد)، مدار ترکیبی دچار یک «خطای لحظه‌ای» (glitch) می‌شود و در نتیجه ممکن است خروجی ثابتی مطابق با عملیات مورد نظر نداشته باشد.}

_{یک مدار ترتیبی در زمان‌های معینی از خروجی نمونه برداری کرده و آن را منتشر می‌کند. اگر ورودی مدار در بین این زمان‌های معین موقتاً تغییر کند از آن چشم‌پوشی می‌شود. معمولاً این زمان نمونه برداری در تمامی مدار، همزمان یا سنکرون (synchronized) است که به آن «کلاک» (Clock) گفته می‌شود. وقتی از سرعت یک کامپیوتر صحبت می‌کنیم، منظور همان مقدار کلاک است.}

^{مدارهای ترتیبی علاوه بر «تأخیر انتشار» (Propagation Delay)، دارای پارامترهای «زمان راه‌اندازی» (Setup Time) و «زمان توقف» (Hold Time) نیز می‌باشند. آشنایی با این سه موضوع برای طراحی صحیح مدارهای ترتیبی بسیار ضروری است. زمان راه‌اندازی، حداقل فاصله‌ی زمانی است که سیگنال ورودی فلیپ‌فلاپ باید زودتر از لبه‌ی بالارونده‌ی کلاک برسد تا مقدار آن به درستی دریافت و نگه داشته شود.}

^{به همین ترتیب، زمان توقف حداقل فاصله‌ی زمانی پس از لبه‌ی بالارونده‌ی کلاک است که سیگنال باید ثابت و بدون تغییر بماند.}

پژوهشگر و نویسنده: دکتر (  افشین رشید )