آیسی هارد 717 (FIFO) (تراشه های حافظه اول ورودی، اول خروجی ) (نوعی آیسی هارد مقاوم)
پژوهشگر و نویسنده: دکتر ( افشین رشید)
نکته: تراشه های حافظه اول ورودی، اول خروجی (FIFO) در بافر کردن برنامه های کاربردی بین دستگاه هایی که با سرعت‌های مختلف کار می‌کنند یا در برنامه هایی که داده ها باید به طور موقت برای پردازش بیشتر ذخیره شوند، استفاده می شوند. به طور معمول، این نوع بافر برای افزایش پهنای باند و جلوگیری از از دست رفتن داده ها در طول ارتباطات پرسرعت استفاده می شود.
همانطور که اصطلاح FIFO نشان می دهد، داده ها به ترتیب ورود از بافر آزاد می شوند. برخی از حافظه های FIFO همزمان با یک ساعت می خوانند و با ساعت دیگر می نویسند. عملیات همزمان نیاز به ساعت دارند، اما عملیات ناهمزمان نیازی به ساعت ندارند. کنترل جریان سیگنال های پر و خالی تولید می کند تا ورودی ها محتویات بافر را بازنویسی نکنند. بسته به دستگاه، حافظه FIFO می تواند یک طرفه یا دو طرفه باشد. حافظه FIFO همچنین می تواند شامل ورودی ها و خروجی های موازی و همچنین پرچم های قابل برنامه ریزی باشد.
حافظه FIFO از نظر چگالی، تعداد کلمات، بیت در هر کلمه، ولتاژ تغذیه و دمای کار متفاوت است. چگالی ظرفیت تراشه در بیت است. تعداد کلمات برابر با تعداد ردیف هایی است که هر کدام یک کلمه حافظه را ذخیره می کنند و برای آدرس دهی به یک خط کلمه متصل می شوند. بیت ها در هر کلمه تعداد ستون هایی هستند که هر کدام به یک مدار حس/نوشتن متصل می شوند. ولتاژ های تغذیه از -5 ولت تا 5 ولت و شامل ولتاژ های میانی مانند -4.5 V، -3.3 V، -3 V، 1.2 V، 1.5 V، 1.8 V، 2.5 V، 3 V، 3.3 V و 3.6 V می باشد. برخی از تراشه های حافظه FIFO از محدوده دمایی خاصی پشتیبانی می کنند و دارای مشخصات مکانیکی و الکتریکی هستند که برای کاربرد های تجاری یا صنعتی مناسب است. سایر تراشه های حافظه FIFO دارای سطوح غربالگری برای مشخصات نظامی (MIL-SPEC) هستند.
انتخاب حافظه FIFO نیاز به تجزیه و تحلیل مشخصات عملکرد مانند زمان دسترسی، نرخ داده، زمان تنظیم داده و زمان نگهداری داده دارد. زمان دسترسی با نانوثانیه (ns) اندازه گیری می شود، سرعت حافظه را نشان می دهد و چرخه ای را نشان می دهد که زمانی که CPU درخواستی را به حافظه ارسال می کند شروع می شود و زمانی که CPU داده های درخواستی را دریافت می کند، پایان می یابد. نرخ داده یا سرعت انتقال، تعداد بیت هایی در هر ثانیه بر حسب هرتز (هرتز) است که می تواند به صورت داخلی در تراشه جابجا شود. زمان تنظیم داده حداقل فاصله زمانی لازم برای حفظ سطوح منطقی به طور مداوم در خطوط ورودی قبل از لبه آغازگر پالس ساعت است تا سطوح به طور قابل اعتماد در حافظه کلاک شوند.
پژوهشگر و نویسنده: دکتر ( افشین رشید)
دکترایِ تخصصی نانو _ میکرو الکترونیک